TSMC phát triển bộ nhớ BEOL mới có thể thay thế SRAM truyền thống

Khi thông tin xuất hiện cho thấy TSMC dường như đang bước chân vào lĩnh vực kinh doanh 3D DRAM, điều đó được ca ngợi như bằng chứng xác thực rằng ngành công nghiệp bộ nhớ cuối cùng đã vượt qua trạng thái hàng hóa giá rẻ đáng sợ của nó.

Sau đó, TSMC đã dập tắt sự hưng phấn chớm nở đó bằng cách đưa ra một lời phủ nhận vòng vo. Thế nhưng, chính ngôn từ trong tuyên bố đó lại mang đến cho chúng ta lý do để tiếp tục kỳ vọng vào một số chuyển động ở mặt trận này, đặc biệt là khi nhà sản xuất chip theo hợp đồng lớn nhất thế giới đang phát triển một giải pháp bộ nhớ Back-End-Of-Line (BEOL) hoàn toàn mới có thể khiến SRAM trở nên lỗi thời.

Giải pháp bộ nhớ BEOL của TSMC có thể tận dụng diện tích lớn hơn của chính die bộ xử lý, qua đó làm giảm số lượng lớp vốn sẽ được yêu cầu đối với một loại 3D DRAM nguyên khối độc lập.

TSMC đã đưa ra tuyên bố sau đây với Tom's Hardware để làm rõ các báo cáo cho rằng họ đang tham gia vào lĩnh vực kinh doanh 3D DRAM:

"Xin lưu ý rằng TSMC luôn tập trung vào hoạt động kinh doanh cốt lõi của chúng tôi, đó là xưởng đúc vi mạch chuyên dụng."

"Sứ mệnh của chúng tôi là trở thành nhà cung cấp công nghệ và năng lực đáng tin cậy của ngành công nghiệp vi mạch logic toàn cầu trong nhiều năm tới."

Xin lưu ý rằng tuyên bố này thậm chí không đề cập đến từ DRAM. Đối với một người tinh tế, điều này có vẻ như là sự ngụy biện. Rõ ràng, TSMC không muốn phủ nhận dứt khoát những nỗ lực của mình trong lĩnh vực bộ nhớ, đặc biệt là khi họ đang theo đuổi một con đường như vậy, dù là không có bất kỳ IP hoặc bằng sáng chế nào liên quan đến DRAM.

Tại Hội nghị chuyên đề về Công nghệ và Mạch VLSI năm 2025, TSMC đã trưng bày một kiến trúc bộ nhớ mới tận dụng các chất bán dẫn oxit và một ô nhớ gồm một transistor và một tụ điện (1T1C).

Điều quan trọng là, thay vì sản xuất DRAM như một con chip hoàn toàn riêng biệt, kiến trúc này tích hợp một mảng bộ nhớ vào các lớp kết nối BEOL của chip logic.

Cần lưu ý rằng các transistor dựa trên silicon truyền thống gặp phải vấn đề dòng rò ở chế độ chờ. Tuy nhiên, TSMC đã sử dụng kênh Bán dẫn oxit vô định hình (AOS), được chế tạo thông qua một quy trình nhiệt độ thấp chuyên biệt để đảm bảo rằng các lớp kết nối mỏng manh không bị hư hỏng bởi nhiệt độ vượt quá 400 độ C. Kênh này tạo ra dòng điện rò cực thấp, có nghĩa là ô nhớ hầu như không có dòng rò thoát do cổng gây ra (GIDL).

Một SRAM thường yêu cầu 6 transistor cho mỗi ô nhớ bit và chiếm một lượng không gian vật lý khổng lồ trên die bộ xử lý. Tuy nhiên, cấu hình 1T1C của TSMC, hoàn thiện với cấu trúc Tụ điện trên Đường bit (Capacitor-over-Bitline), có thể đóng gói lượng bộ nhớ lớn hơn đáng kể trong cùng một diện tích.

Theo TSMC, con chip thử nghiệm tích hợp bộ nhớ và logic trên một die duy nhất hoạt động ở mức 0.75V, thời gian lưu giữ dữ liệu vượt quá 128ms, thời gian chu kỳ đọc/ghi ngẫu nhiên dưới 8ns và độ bền trên 10 mũ 14 chu kỳ. Nhà sản xuất chip theo hợp đồng đã định vị giải pháp bộ nhớ mới này như một giải pháp thay thế có mật độ cao hơn và hiệu quả hơn rất nhiều so với SRAM.

Đây thực chất là 3D DRAM, đặc biệt là khi nó tận dụng việc xếp chồng theo chiều dọc trên các lớp kết nối, nhưng không theo cách xếp chồng thông thường của các die DRAM nguyên khối.

Ngoài ra, chuyên gia bán dẫn Tiến sĩ Frederick Chen hiện cũng đã lên tiếng, lưu ý rằng giải pháp bộ nhớ BEOL có thể tận dụng diện tích lớn hơn của die bộ xử lý:

"Điều thú vị về bộ nhớ BEOL là giờ đây chúng có thể sử dụng diện tích lớn hơn của die bộ xử lý, thay vì die của DRAM thường nhỏ hơn nhiều. Nó có thể lớn hơn gấp 10 lần. Vì vậy, chúng sẽ không cần nhiều lớp như 3D DRAM nguyên khối độc lập."

Tóm lại, hoàn toàn có khả năng TSMC có thể đang đến gần với việc thương mại hóa kiến trúc bộ nhớ BEOL mới này, và tờ The Information đã nhận được một thông tin củng cố, mặc dù còn ít chi tiết cụ thể, từ đó cho phép TSMC đưa ra lời phủ nhận mà thực chất không phủ nhận bất kỳ điều cốt lõi nào.