AMD chuẩn bị đưa 3D V-Cache trở lại trung tâm dữ liệu với dòng chip Venice-X xung nhịp 5.3 GHz

AMD đã bỏ lỡ cơ hội triển khai các dòng CPU Turin-X ở thế hệ trước, khiến công nghệ 3D V-Cache phải tạm vắng bóng bốn năm tại các trung tâm dữ liệu kể từ khi Genoa-X ra mắt vào năm 2023. Vào nửa cuối năm tới, 3D V-Cache sẽ quay trở lại mảng HPC với dòng chip Venice-X. Dòng sản phẩm này giữ nguyên số lượng 96 nhân và 1.152 MB bộ nhớ đệm L3 giống như EPYC 9684X (Genoa-X), nhưng đi kèm xung nhịp cao hơn hẳn, hỗ trợ PCIe 6.0 và băng thông bộ nhớ mỗi socket lớn gấp gần bốn lần.

Sau khi lần đầu tiên mang công nghệ đóng gói lai (hybrid bonding) lên các bộ vi xử lý EPYC với Milan-X vào năm 2022, AMD tiếp tục tung ra Genoa-X hơn một năm sau đó. Thế hệ Turin từng ra mắt mà không có con chip nào tích hợp SRAM xếp chồng, nhưng giờ đây tính năng này đã tái xuất trên Venice-X. Điểm thay đổi cốt lõi lần này không nằm ở việc nhảy vọt số lượng nhân hay bộ nhớ đệm như các dòng SP7 tiêu chuẩn, mà là mức xung nhịp boost 5.3 GHz. Đây là một trụ cột của kiến trúc Venice nói chung, mang lại lợi ích lớn cho các tác vụ HPC mà Venice-X hướng tới.

Bảng thông số các dòng chip AMD EPYC -X

| Dòng chip | Vi xử lý | Số nhân / Luồng | Xung cơ bản / Boost (GHz) | Bộ nhớ đệm L3 | TDP |
|---|---|---|---|---|---|
| Milan-X | EPYC 7773X | 64 / 128 | 2.2 / 3.5 | 768 MB | 280 W |
| Genoa-X | EPYC 9684X | 96 / 192 | 2.55 / 3.7 | 1.152 MB | 400 W |
| Venice-X | EPYC 9006X | 96 / 192 | X.X / 5.3 | 1.152 MB | Chưa công bố (dự kiến 400 - 600 W) |

Như có thể thấy từ các dòng chip EPYC -X hàng đầu trước đây, xung nhịp boost của các phiên bản X thường thấp hơn đáng kể so với các con chip thông thường trong cùng một gia đình. Milan từng đạt mức 4.1 GHz, trong khi Genoa có thể lên tới 4.4 GHz, nhưng không áp dụng trên các dòng EPYC -X. Venice-X mang lại mức xung nhịp boost tối đa 5.3 GHz cho toàn bộ dải sản phẩm, kết hợp nhịp nhàng giữa tần số cao và bộ nhớ đệm L3 dung lượng lớn cho các tác vụ HPC.

Vẫn còn nhiều chi tiết chưa được hé lộ về Venice-X, bao gồm xung nhịp cơ bản, số lượng mã sản phẩm (SKU), thông số chi tiết và mức TDP (dù mức dự kiến nằm trong khoảng 400 đến 600 W giống như các CPU Venice khác). Các con chip này dường như vẫn sử dụng socket SP7 quen thuộc từ những thế hệ EPYC -X trước.

Nền tảng này đi kèm 96 làn PCIe 6.0, trong khi nền tảng SP8 nhỏ hơn dành cho doanh nghiệp sẽ hy sinh một số kênh bộ nhớ để đổi lấy thêm làn PCIe. Venice-X sở hữu hệ thống bộ nhớ 16 kênh đầy đủ trên socket SP7, bao gồm cả hỗ trợ chuẩn MRDIMM tốc độ 12.800 MT/s, giúp đạt mức băng thông bộ nhớ 1.6 TB/s mỗi socket như đã công bố.

Theo AMD, điểm mấu chốt của Venice-X đối với các tác vụ HPC là sự kết hợp giữa tần số cao và bộ nhớ đệm xếp chồng dung lượng lớn. AMD hiện duy trì cả hai dòng chip 3D V-Cache và EPYC xung nhịp cao trong hệ thống máy chủ HPC của mình để chạy các tác vụ EDA nội bộ. Chuyên gia Phil Steinke của AMD cho biết hãng tiến hành phân tích hiệu năng trên các tác vụ này để đánh giá đặc tính, tối ưu hóa thiết kế EPYC và thúc đẩy các đối tác tối ưu hóa phần mềm của họ.

Thành phần tiêu thụ tài nguyên lớn nhất trong hệ thống HPC của AMD chính là các tác vụ kiểm tra chức năng (function verification), chiếm hơn một nửa lượng tài nguyên tính toán. Đây là các mô phỏng logic xuất hiện trong các công cụ như Cadence Xcelium, và Steinke cho biết đội ngũ EPYC đang chạy các tác vụ này liên tục 24/7 suốt cả năm.

Một ví dụ về tác vụ như vậy được đo lường chỉ số lệnh trên mỗi chu kỳ (IPC) bằng tiện ích giám sát uProf của AMD. Với 3D V-Cache, AMD cho biết tác vụ này hoàn thành nhanh hơn 40% với số lượng lệnh trên mỗi chu kỳ tăng gấp đôi. AMD không làm rõ họ đang so sánh với những con chip nào hay ứng dụng cụ thể nào, nhưng phép so sánh diễn ra giữa hệ thống EPYC có và không có 3D V-Cache.

Steinke cho biết AMD giờ đây có thể hướng tới một con chip duy nhất mang tên Venice-X, vừa giữ được lợi thế về bộ nhớ đệm trong các tác vụ như kiểm tra chức năng, vừa đáp ứng tốt các tác vụ EDA nhạy cảm với xung nhịp. Ông chia sẻ rằng trước đây họ phải dùng song song hai loại CPU, nhưng với Venice-X, người dùng sẽ có được những ưu điểm tốt nhất chỉ trong một bộ vi xử lý duy nhất.

AMD chưa công bố bất kỳ điểm chuẩn hiệu năng nào cho Venice-X, nhưng hãng đã cung cấp một số bài kiểm tra HPC cụ thể khi so sánh EPYC 9686F xung nhịp cao với Xeon 6980P của Intel trong các tác vụ như mô phỏng động lực học chất lưu. Trong các thử nghiệm của AMD, EPYC 9686F nhanh hơn 1.6 lần dù có ít hơn 32 nhân.

Chúng tôi đã có cơ hội thử nghiệm EPYC 9686F cùng với dòng EPYC 9996 mật độ cao. Quả thực, EPYC 9686F tỏ ra rất ấn tượng trong một số tác vụ HPC mà chúng tôi đã chạy.

Do chỉ có thể thử nghiệm cấu hình 2 socket, và như đã thấy ở dòng Xeon 6980P đơn, phần mềm CloverLeaf rất nhạy cảm với độ trễ. Mặc dù vậy, cấu hình 2 socket của EPYC 9686F vẫn hoàn thành mô phỏng thủy động lực học phức tạp chỉ trong khoảng một phần ba thời gian so với một con chip Xeon 6980P đơn lẻ.

AMD cho biết họ hiện đang sử dụng MEXT, công nghệ flash-as-DRAM chạy bằng AI, để tăng cường dung lượng bộ nhớ cho các tác vụ EDA. Khi triển khai Venice-X, Steinke cho biết hãng sẽ tiếp tục sử dụng MEXT.

Các CPU Venice-X dự kiến sẽ ra mắt vào nửa cuối năm 2027, trong khi các dòng CPU Venice chuẩn sử dụng socket SP7 và SP8 đang dần được tung ra thị trường. Cũng sẽ ra mắt vào nửa cuối năm sau là Verano của AMD, được hãng định vị là một node máy chủ AI sử dụng bộ nhớ LPDDR5X SOCAMM2.