YMTC và CXMT bất chấp cảnh báo từ Micron, quyết tâm theo đuổi kiến trúc bộ nhớ 4F2

Micron vừa đưa ra những đánh giá khắt khe về các lợi ích thu nhỏ ô nhớ vốn được cho là xuất phát từ kiến trúc 4F2, ngay cả khi YMTC chuẩn bị nối gót CXMT trong việc dồn toàn lực vào công nghệ này nhằm cố gắng vượt qua những hạn chế dựa trên quang khắc DUV.

Bị cấm tiếp cận công nghệ quang khắc EUV của phương Tây, CXMT và YMTC không còn lựa chọn nào khác ngoài việc cố gắng làm cho kiến trúc ô nhớ 4F2 hoạt động hiệu quả, trong khi Micron hướng tới những triển vọng mới trong lĩnh vực DRAM 3D.

Để nhắc lại, quy trình 4F2 là kiến trúc ô nhớ thế hệ tiếp theo, trong đó các thành phần của một ô nhớ đơn lẻ (một bóng bán dẫn và một tụ điện) được xếp chồng theo chiều dọc thay vì chiều ngang. Sự thay đổi thiết kế này làm giảm diện tích bề mặt của một ô nhớ đơn xuống thành một hình vuông hoàn hảo, có kích thước bằng 4 lần kích thước tính năng tối thiểu bình phương (4 × F²), và bao gồm chính xác 2 đường bit và 2 đường word.

Cần lưu ý rằng đường bit và đường word là các cấu trúc kết nối được sử dụng để vận hành các bóng bán dẫn bên trong mỗi ô nhớ. Chỉ bằng cách thay đổi cấu trúc thành 4F2, các nhà sản xuất DRAM có thể giảm diện tích ô nhớ từ 30% đến 40% và tăng mật độ ô nhớ của mỗi IC lên 30 - 50%.

Tất nhiên, con đường phía trước không phải lúc nào cũng trải đầy hoa hồng. Micron đã đưa ra những chỉ trích nhắm vào kiến trúc ô nhớ 4F2 tại hội thảo công nghệ của họ tuần này, lưu ý rằng:

"Chúng tôi đã nghiên cứu 4F2 trong hơn 20 năm, nhưng không có lộ trình mở rộng quy mô khả thi."

Trên thực tế, theo Scott DeBoer, Chủ tịch kiêm Giám đốc Công nghệ và Sản phẩm (CTPO) của Micron, "có những vấn đề cơ bản với việc mở rộng quy mô 4F2", và lợi thế về mật độ của công nghệ này so với kiến trúc ô nhớ 6F2 thông thường "giống như một điều hoang đường."

Ở phía bên kia chiến tuyến, CXMT dường như không có chung sự bi quan với Micron. Theo các báo cáo gần đây, gã khổng lồ DRAM của Trung Quốc có kế hoạch giới thiệu sản phẩm DDR5 RDIMM dựa trên kiến trúc ô nhớ 4F2 trước cuối năm 2026. Nếu CXMT thực sự quản lý để giải quyết các nút thắt của công nghệ này, họ có thể thu nhỏ thành công quy trình DRAM hiệu quả của mình từ nút 1c xuống 1d, theo chuyên gia bán dẫn Fred Chen.

Trong khi đó, Counterpoint Research vừa công bố một báo cáo thú vị, lưu ý rằng YMTC đang nghiên cứu một nguyên mẫu ô nhớ 4F2 cung cấp tốc độ truyền dữ liệu lên tới 9600 MT/s:

"YMTC đang mở rộng phạm vi ứng dụng của công nghệ bồi đắp (Xtacking) vượt ra ngoài NAND sang DRAM. Kể từ tháng 10 năm 2025, DRAM LPDDR5 16 Gb thế hệ thứ hai (7500 MT/s) đã được nghiên cứu, phát triển và thử nghiệm tại Fab 2 với công suất hàng tháng khoảng 5000 tấm, và quy trình cổng kim loại High-k (HKMG) chưa được áp dụng. Tiếp theo đó, phiên bản 9600 MT/s với cấu trúc ô nhớ bóng bán dẫn kênh dọc (VCT) 4F2 đang được phát triển, và việc sản xuất hàng loạt được lên kế hoạch tại Fab 3."

Tất nhiên, để vượt qua các hạn chế thu nhỏ quy trình, CXMT và YMTC cũng đang khám phá công nghệ Cổng kim loại High-k hoặc HKMG, thay thế chất cách điện gốc silicon cũ bằng một vật liệu như oxit hafnium (HfO₂), không chỉ kiềm chế dòng điện rò rỉ và nhiệt lượng lãng phí đi kèm, mà còn nâng cao hiệu quả năng lượng và mở đường cho tốc độ cao hơn, vì các bóng bán dẫn có khả năng chuyển đổi trạng thái nhanh hơn nhiều so với những gì có thể thực hiện được thông qua các cổng polysilicon.