Micron hé lộ công nghệ NAND 3D G11: Hơn 400 lớp, mật độ lưu trữ tăng gấp đôi

Micron vừa tiết lộ tại một sự kiện trong tuần này rằng thế hệ NAND 3D tiếp theo của hãng, dự kiến đi vào sản xuất hàng loạt vào nửa cuối năm 2027, sẽ mang lại ba ưu điểm lớn: tăng gấp đôi mật độ lưu trữ, tăng hiệu suất I/O lên 50% so với thế hệ hiện tại và giảm tiêu thụ điện năng. Để đạt được các mục tiêu đầy tham vọng này, Micron dự định học hỏi YMTC và áp dụng công nghệ kết dính wafer-on-wafer (wafer trên wafer). Đồng thời, Micron cũng đang phát triển các vật liệu mới và kiến trúc ô nhớ có mật độ cao hơn để mở rộng khả năng thu nhỏ 3D NAND vượt ra ngoài G11.

"Chúng tôi từng đề cập rằng sẽ đưa công nghệ kết dính wafer-on-wafer vào thời điểm thích hợp khi nó mang lại hiệu quả chi phí, đồng thời đáp ứng các thông số kỹ thuật quan trọng của sản phẩm, và đây chính là thời điểm thích hợp cho công nghệ đó", Scott DeBoer, Chủ tịch kiêm Giám đốc Công nghệ và Sản phẩm tại Micron cho biết. "Vì vậy, công nghệ G11 này là loại NAND tiên tiến nhất thế giới. Nó sẽ được thương mại hóa vào nửa cuối năm tới và dựa trên công nghệ kết dính wafer-on-wafer".

G11: Hơn 400 lớp và kết dính wafer

NAND 3D G11 của Micron đánh dấu một bước tiến đáng kể so với thế hệ G9 (N160) hiện tại. Công ty kỳ vọng bộ nhớ mới sẽ đạt mật độ bit xấp xỉ gấp đôi G9 (3D TLC 21 Gb/mm2 lên 3D TLC 42 Gb/mm2), tức là mức tăng ấn tượng so với BiCS10 của Kioxia hay V10 của Samsung; tăng tốc độ I/O lên tới 50% (3.600 MT/s lên 5.400 MT/s); và giảm tiêu thụ năng lượng truyền dữ liệu trên mỗi bit hơn 25%.

Những cải tiến này sẽ mang lại lợi ích cho cả SSD dung lượng cao truyền thống dùng cho máy trạm, trung tâm dữ liệu lẫn các thiết bị lưu trữ hướng đến AI mới nổi, vốn đòi hỏi băng thông và hiệu quả năng lượng cao hơn.

Một trong những thay đổi quan trọng được giới thiệu với G11 là việc kết dính wafer-on-wafer, cho phép Micron sản xuất các phần khác nhau của thiết bị NAND trên các wafer riêng biệt bằng các công nghệ tiến trình khác nhau — một node NAND 3D mới để xây dựng mảng NAND và quy trình chế tạo logic để làm mạch ngoại vi và I/O — sau đó gắn chúng lại với nhau. Công ty đã sử dụng kiến trúc CMOS-under-array trong nhiều thế hệ. Dù vậy, việc kết dính wafer cung cấp thêm sự linh hoạt để tối ưu hóa các mảng nhớ và logic ngoại vi một cách độc lập, đồng nghĩa với dung lượng và hiệu suất cao hơn nếu mọi thứ diễn ra theo đúng kế hoạch.

Một đổi quan trọng khác là việc chuyển đổi sang hơn 400 lớp NAND. Micron chưa tiết lộ chính xác số lượng lớp wordline hoạt động hoặc số tầng bộ nhớ được sử dụng bởi G11, nhưng công ty cho biết công nghệ này sẽ có khoảng cách ô nhớ dẫn đầu ngành, cho thấy cải tiến về mật độ sẽ đến từ cả việc bổ sung thêm lớp và thu nhỏ kích thước ô nhớ.

Micron dự kiến sẽ tiết lộ thêm chi tiết kỹ thuật về G11 vào năm 2027, gần thời điểm bắt đầu sản xuất khối lượng lớn vào nửa cuối năm tới.

Vượt ngoài G11: Vật liệu mới và ô nhớ mật độ cao hơn

Chắc chắn rằng Micron sẽ tiếp tục mở rộng quy mô NAND 3D theo cả ba chiều thay vì chỉ đơn giản là tăng số lượng lớp trong tương lai. Mặc dù việc mở rộng quy mô NAND 3D truyền thống ban đầu chủ yếu dựa vào việc bổ sung thêm các lớp bộ nhớ, các thế hệ tương lai cũng sẽ yêu cầu thu nhỏ kích thước ô nhớ dọc theo các trục X và Y để cải thiện mật độ bit trong khi vẫn kiểm soát được độ phức tạp khi sản xuất.

Để đạt được điều này, Micron đang phát triển cái mà họ mô tả là vật liệu độ di động cao mang tính đột phá, kiến trúc ô nhớ siêu đặc khít và các thiết bị cũng như đường dẫn dữ liệu tiết kiệm năng lượng hơn. Những công nghệ này có thể cải thiện đặc tính của bóng bán dẫn, cho phép thu nhỏ hơn nữa kích thước ô nhớ và giảm năng lượng cần thiết để di chuyển dữ liệu bên trong thiết bị NAND.

"Ngoài G11, chúng tôi có một lộ trình vững chắc, hôm nay sẽ không đi vào chi tiết, nhưng thực sự tập trung vào các vật liệu mới làm đặc kiến trúc ô nhớ, và tiếp tục tập trung vào việc mở rộng quy mô XYZ đó trong tương lai", DeBoer cho biết. "Xu hướng hiện tại của ngành và của Micron là mở rộng quy mô vừa bằng cách thêm các lớp vừa thu nhỏ kích thước ô nhớ".

Công ty chưa tiết lộ chi tiết kiến trúc cụ thể, mục tiêu mật độ hoặc lịch trình sản xuất cho các thế hệ sau G11, mặc dù lộ trình của họ cho thấy việc mở rộng NAND trong tương lai sẽ ngày càng phụ thuộc vào những đổi mới về vật liệu, kiến trúc ô nhớ và mạch ngoại vi thay vì chỉ tăng số lượng lớp. Trong khi đó, vì số lượng lớp hoạt động có lẽ là cách dễ nhất để tăng mật độ lưu trữ, chúng tôi không kỳ vọng cuộc đua hướng tới số lượng lớp cao nhất sẽ chậm lại đáng kể trong những năm tới, đặc biệt là khi nhu cầu lưu trữ dựa trên NAND 3D đang rất mạnh mẽ.